2009. 5. 12. 12:53
Programming/Verilog(A)/SVerilog
chi = mem[raddr][bitplane]; synthesis X
wire [bitwidth:0] chi_t; synthesis O
assign chi_t = mem[raddr];
assign chi = chi_t[bitplane];
wire [bitwidth:0] chi_t; synthesis O
assign chi_t = mem[raddr];
assign chi = chi_t[bitplane];
'Programming > Verilog(A)/SVerilog' 카테고리의 다른 글
| Verilog Compile Error Check with the VIm (ncvlog) (0) | 2010.01.08 |
|---|---|
| DC의 netlist에서 assign 안나오게 하기 (0) | 2009.06.28 |
| Verilog Port Mapping 쉽게 하기 (0) | 2009.06.18 |
| VHDL entity를 Verilog에서 Instancation 정규식 이용하기 (1) | 2009.06.17 |
| Vim에서 verilog 컴파일을 하자! (2) | 2009.04.21 |