2016. 1. 18. 20:45
Programming/Verilog(A)/SVerilog
수정 前
AND U1 ( .A( n1 ), .B( n4 ), .Z( n7 ));
AND U2 ( .A( n2 ), .B( n5 ), .Z( n8 ));
AND U3 ( .A( n3 ), .B( n6 ), .Z( n9 ));
수정 後
AND U1 ( .A( ), .B( ), .Z( ));
AND U2 ( .A( ), .B( ), .Z( ));
AND U3 ( .A( ), .B( ), .Z( ));
정규식
:%s/( *[a-zA-Z0-9_\[\]]* )/( ) /g
'Programming > Verilog(A)/SVerilog' 카테고리의 다른 글
| Verilog Compile Error Check with the VIm (ncvlog) (0) | 2010.01.08 |
|---|---|
| DC의 netlist에서 assign 안나오게 하기 (0) | 2009.06.28 |
| Verilog Port Mapping 쉽게 하기 (0) | 2009.06.18 |
| VHDL entity를 Verilog에서 Instancation 정규식 이용하기 (1) | 2009.06.17 |
| 메모리에서 특정 비트만 읽기 (0) | 2009.05.12 |